下载APP
举一反三
【单选题】一位全加器(FA)的输入和输出信号分别是
A.
Ai,Bi,Ci-1,Si,Ci
B.
Ai,Bi,Ci,Si,Ci-1
C.
1,1,1,Si,Ci
D.
0,0,0,Si,Ci
【单选题】利用四片 74181ALU 和 1 片 74812CLA 可以设计具有如下进位传递功能的加法器 ______ 。
A.
行波进位
B.
组内先行进位，组间先行进位
C.
组内先行进位，组间行波进位
D.
组内行波进位，组间先行进位
【单选题】CPU中的32位加法器最有可能的形式为（ ）。
A.
由32个一位加法器构成
B.
由8个4位超前进位加法器构成
C.
由2个16位超前进位加法器构成
D.
由1个32位超前进位加法器构成
相关题目：
【判断题】并行加法器采用并行进位的目的是简化电路结构。( )
A.
正确
B.
错误
【判断题】利用延时线、加法器就可以构成动态梳状滤波器
A.
正确
B.
错误
【单选题】一位全加器(FA)的输入和输出信号分别是
A.
Ai,Bi,Ci-1,Si,Ci
B.
Ai,Bi,Ci,Si,Ci-1
C.
1,1,1,Si,Ci
D.
0,0,0,Si,Ci
【单选题】对离散系统模拟时，三种基本器件是加法器、数乘器和单位延时器。
A.
正确
B.
错误
【单选题】利用四片 74181ALU 和 1 片 74812CLA 可以设计具有如下进位传递功能的加法器 ______ 。
A.
行波进位
B.
组内先行进位，组间先行进位
C.
组内先行进位，组间行波进位
D.
组内行波进位，组间先行进位
【多选题】全加器输出信号中的Si表示（ ）。
A.
进位输出
B.
本位和
C.
加位
D.
被加位
【单选题】全加器本位和的逻辑表达式为（ ）。
A.
B.
C.
【单选题】在串行的并行加法器中,影响加法器运算速度的关键因素是_______。
A.
门电路的级延迟
B.
元器件速度
C.
进位传递延迟
D.
各位加法器速度的不同
【判断题】超前进位加法器比串联进位加法器运算速度快。
A.
正确
B.
错误
【单选题】半加法器和全加法器的区别是（）。
A.
是否产生进位
B.
是否处理以前的进位
C.
是否产生和位
D.
是否处理以前的和位
【单选题】与4位串行进位加法器比较，使用超前进位全加器的目的是（）。
A.
完成自动加法进位
B.
完成4位加法
C.
提高运算速度
D.
完成4位串行加法
【判断题】加法器的提前进位技术是一种并行技术
A.
正确
B.
错误
【单选题】CPU中的32位加法器最有可能的形式为（ ）。
A.
由32个一位加法器构成
B.
由8个4位超前进位加法器构成
C.
由2个16位超前进位加法器构成
D.
由1个32位超前进位加法器构成
【判断题】全加器有三个输入端，三个输出端。
A.
正确
B.
错误