下载APP
刷刷题APP > 加法器
"加法器"相关考试题目
1.
半加器是指（）的二进制加法器。
2.
与4位串行进位加法器相比，使用4位超前进位加法器的目的是
3.
并行加法器采用并行进位的目的是简化电路结构。( )
4.
串行进位二进制并行加法器的特点
5.
80286的地址部件中设置有( )个地址加法器。
6.
TMS320C54xDSP具有( )位的硬件乘法器,连接一个40位的专用加法器。
7.
在信号流图中，如果一个节点有两个或两个以上输出，则此节点一定是加法器
8.
利用延时线、加法器就可以构成动态梳状滤波器
9.
第二次实验报告:加法器设计
10.
试画出实现1位余3BCD码加法运算加法器(如图1—1所示)的逻辑框图。
11.
设计加法器的超前进位是为了每一级运算不需等待进位
12.
常用的集成组合逻辑电路器件有编码器、_________、_______、________、加法器等。
13.
超前进位加法器74LS283当被加数A=0101,加数B=1101,低位进位Ci=1时,则求和的结果是 ( )。
14.
在进行加法运算时,考虑进位,这样的加法器称为()
15.
串行加法器包含()个全加器。
16.
在定点数运算中,除加法器之外,还必须使用移位器的运算是( )。
17.
超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是（）
18.
对离散系统模拟时，三种基本器件是加法器、数乘器和单位延时器。
19.
利用四片 74181ALU 和 1 片 74812CLA 可以设计具有如下进位传递功能的加法器 ______ 。
20.
加法器 是构造计算机运算部件的基本单元。
21.
三冲量液位控制系统中使用了加法器。
22.
与4位串行进位加法器比较,使用超前进位全加器的目的是( )
23.
设计一个简单的两个整数的加法器程序。
24.
不考虑低位进位，只有两个加数的加法器，称为半加器。
25.
串行进位加法器运算速度比先行进位加法器慢。
26.
加法器是用于对两组二进制数进行比较的电路。
27.
用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage. （未知）
28.
分析加法器实现的编码转换:
29.
半加器是指（）的二进制加法器。
30.
加法器是算术运算电路中的基本运算单元,分为(3个字)和(3个字)两种
31.
考虑低位进位的加法器,称为____。
32.
在串行的并行加法器中,影响加法器运算速度的关键因素是_______。
33.
加法器采用先行进位的目的是()
34.
加法器中采用先行进位的目的是
35.
超前进位加法器比串联进位加法器运算速度快。
36.
334.下列不属于组合逻辑电路加法器的是（ ）
37.
半加法器和全加法器的区别是（）。
38.
译码器、加法器、触发器等都属于组合逻辑电路。
39.
串行加法器进位信号采用（ ）传递，而并行加法器的进位信号采用（ )传递。
40.
串行加法器比超前进位加法器计算速度快。
41.
与4位串行进位加法器比较，使用超前进位全加器的目的是（）。
42.
需要考虑低位来的进位的加法器是( )
43.
加法器是组合逻辑电路。 A 对 B 错
44.
加法器在计算机最小系统的哪个部分中？
45.
加法器的提前进位技术是一种并行技术
46.
运算器似的主要组成有 A、减法器B、加法器C、乘法器D、除法器
47.
MCS—51单片机的CPU主要的组成部分为( )。 A 、运算器、控制器 B、加法器、寄存器 C 、运算器、加法器 D、运算器、译码器
48.
用1片4位加法器构成将余3码转换为8421BCD码的电路。
49.
CPU中的32位加法器最有可能的形式为（ ）。
50.
用两个4位二进制加法器及适当的门电路构成1位余3码加法器。
