logo - 刷刷题
下载APP
【简答题】

已知某组合电路的真值表如表所示,F为输出。用Verilog HDL的case语句完成电路的设计。


A.
B.
C.F
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1 1
1
1
0
0

题目标签:真值表设计电路
举报
参考答案:
参考解析:
.
刷刷题刷刷变学霸
举一反三