以下程序描述的电路结构是怎样的，包含哪些门或元件？module test5(CLK,RST,A,B,Q,DOUT);input CLK,RST,A,B;output Q,DOUT;reg Q,DOUT;wire Q1,DOUT1;assign Q1=(RST)? A:0;assign DOUT1=B|Q1;always@(posedge CLK)beginQ<=Q1;endalways@(negedge CLK)beginDOUT<=DOUT1;endendmodule