下图给出了一补码加法器，图中A₀、B₀分别为两个操作数的符号位，A₁、B₁分别为操作数的最高有效数字位，要求：
(1)增加能实现减法运算的逻辑电路。并说明加、减法是如何被控制实现的。
(2)在给定电路的基础上增加以变形补码进行运算、具有溢出检测功能的逻辑电路。