logo - 刷刷题
下载APP
【单选题】

在Verilog HDL中,表示clock的上升沿的语句是:

A.
posedge clock
B.
negedge clock
C.
clock==1’b0
D.
clock==1’b1
举报
题目标签:语句表示上升沿
参考答案:
参考解析:
.
刷刷题刷刷变学霸