图所示为一个基于或非门的钟控SR锁存器的电路结构图。从图中可以看出,当时钟脉冲信号(CK)为“0”时,输入信号对电路没有影响。两个与门的输出保持“0”状态,使得SR锁存器保持其当前状态,而不管S、R输入为何值。