下载APP
【简答题】
用Verilog HDL 参数化设计的方法描述一个SIZE位的三态缓冲器module Buffer # (parameter SIZE=4) ( output [SIZE-1:0] Dout, input [SIZE-1:0] Din, input En );assign Dout = En ? Din : ________; endmodule
参考答案：
参考解析：
刷刷题刷刷变学霸