答：指令之间的数据冲突有3种类型：真相关、反相关、输出相关。 真相关（数据依赖，有时候也称为数据相关）：考虑两条指令i和j，i在j的前面，指令k在指令i和指令j之间。如果下述条件之一成立，则称指令j与指令i真相关： （1）指令j使用指令i产生的结果（写后读）； （2）指令j与指令k真相关，而指令k又与指令i真相关。（真相关的传递性） 反相关：考虑两条指令i和j，i在j的前面，如果指令j所写的名与指令i所读的寄存器名或存储地址相同，则称指令i和j发生了反相关。（读后写） 输出相关：考虑两条指令i和j，i在j的前面，如果指令j和指令i所写的寄存器名或存储地址相同，则称指令i和j发生了输出相关。（写后写） 其中反相关和输出相关又合称名相关。名相关的意思是两条指令使用了相同的寄存器名或存储地址，但是它们之间并没有数据流动，即没有真正的数据依赖关系，则称这两条指令存在名相关。

无

：根据Amdahl定律Sn=1/(1-f)+f/a，其中f是可改进部分在总运行时间中所占比例，a是可改进部分的加速比，可得 操作类型 各类操作的指令条数在程序中所占的比例fi 各类操作的加速比Si 各类操作单独改进后，程序获得的加速比 操作1 1.9% 2 1.01 操作2 58.2% 1.33 1.17 操作3 34.0% 3.33 1.31 操作4 5.8% 4 1.04 4类操作均改进后，整个程序的加速比： Sn=1/(1-ΣFi）+ΣFi/Si≈1.77

无

答：（1）程序执行的CPI = 没有分支的基本CPI（1） + 分支带来的额外开销 分支带来的额外开销是指在分支指令中，缓冲命中但预测错误带来的开销与缓冲没有命中带来的开销之和。（通常，在采用了分支目标缓冲时，如果发生了分支目标缓冲命中，那么会直接利用缓冲中的分支目标地址进行取指，即预测分支转移，所以如果分支预测正确，那就没有开销。如果分支实际未发生转移，那么就出现了预测错误，需要取消已取来的分支目标处指令，重新从分支失败处取指。根据题意，这种情况的开销为4个时钟周期。另一方面，如果分支目标缓冲不命中，那么根据题意，开销为3个时钟周期） 分支带来的额外开销= 15% * (90%命中×10%预测错误×4 + 10％没命中×3)= 0.099 所以，程序执行的CPI ＝ 1 ＋ 0.099 = 1.099 （2）采用固定的2 个时钟周期延迟的分支处理CPI = 1 + 15%×2 = 1.3 由（1）（2）可知分支目标缓冲方法执行速度快。

无

答：没有控制相关时流水线的平均CPI＝1 存在控制相关时：无条件分支在第2个时钟周期结束时就被解析出来，而条件分支要到第3个时钟周期结束时才能被解析出来，这意味着分支目标地址可以在第2个时钟周期计算出来（因为无条件分支只需要知道分支目标即可），而分支条件要到第3个时钟周期才能判断出来。 因为题目未指定控制相关的解决方法，故假设采用暂停流水线、预测分支成功、预测分支失败这3种方法。每种方法的分析如下： （1）若使用暂停流水线的策略，则对于条件分支，有2个额外的stall，对无条件分支，有1个额外的stall： CPI = 1+20%*2+5%*1 = 1.45 加速比S=CPI/1 = 1.45 （2） 若使用预测分支成功策略，则对于不成功的条件分支，有2个额外的stall，对无条件分支和成功的条件分支，有1个额外的stall 1： CPI = 1+20%*(60%*1+40%*2) +5%*1 = 1.33 加速比S=CPI/1 = 1.33 （3）若使用预测分支失败策略，则对于成功的条件分支，有2个额外的stall；对无条件分支，有1个额外的stall；对不成功的条件分支，其目标地址已经由PC 值给出，不必等待，所以无延迟： CPI = 1+20%*(60%*2 + 40%*0) +5%*1 = 1.29 加速比S=CPI/1 = 1.29

无

答：（1）在多个部件可改进情况下，Amdahl定理的扩展： SN=1/（1-ΣFi）+ΣFi/Si 已知S1＝30，S2＝20，S3＝10，Sn＝10，F1＝0.3，F2＝0.3，得：10=1/1-（0.3+0.3+F3）+（0.3/30+0.3/20+F3/10） 得F3＝0.36，即部件3的比例为36%。 （2）设系统改进前的执行时间为T，则3个部件改进前的执行时间为：（0.3+0.3+0.2）T = 0.8T，不可改进部分的执行时间为0.2T。 已知3个部件的改进加速比分别为S1＝30，S2＝20，S3＝10，因此3个部件改进后的执行时间为：T`n=0.3T/30+0.3T/20+0.2T/10=0.045T 改进后整个系统的执行时间为：Tn = 0.045T+0.2T = 0.245T 那么系统中不可改进部分的执行时间在总执行时间中占的比例是：0.2T/0.245T=0.82

无

通道完成一次数据传输的主要过程如下：（1）在用户程序中使用访管指令进入操作系统内核，由CPU通过管理程序组织一个通道程序，并启动通道。 (2) 通道处理机执行CPU为它组织的通道程序，完成指定的数据I/O工作。 (3) 通道程序结束后向CPU发中断请求。CPU响应这个中断请求后，第二次进入操作系统设备管理程序，调用管理程序对I/O中断请求进行处理。

无

答：Cache进行写操作时有写命中和写缺失两种情况。 在写命中时，有写回和写通两种策略。 写回策略在写命中时，只改写Cache中的数据块，并记录该数据块已被修改，而不把数据写到主存。这样Cache和主存的数据会不一致。直到该数据块被替换时，被修改的数据块才被写到主存。 写通策略在写命中时，不但改写Cache中的数据块，同时将数据写到主存，从而Cache和主存的数据保持一致。 在写缺失时，有写分配和写不分配两种策略。 写分配策略在写缺失时，先将数据块从主存载入Cache，然后改写数据块，并做修改标记。 写不分配策略在写缺失时，不载入数据块到Cache中，而是直接改写主存中的数据块。 写回策略通常与写分配策略组合，写通策略通常与写不分配策略组合。

无

答：Cache的映射方式可以有3种，全相联映象、直接映象和组相联映象。 全相联映象：主存中的任一块可以被放置到Cache中任意一个地方。 直接映象：主存中的每一块只能被放置到Cache中唯一的一个地方。 组相联映象：主存中的每一块可以放置到Cache中唯一的一组中任何一个地方（Cache分成若干组，每组由若干块构成）。

无

（2）当前流行的多核处理器在Flynn分类中应该归入多指令流多数据流（MIMD）这一类。

无

答：（1）Flynn分类是按照指令流和数据流的多倍性对计算机体系结构进行分类，共有4类：单指令流单数据流（SISD）；单指令流多数据流（SIMD）；多指令流单数据流（MISD）；多指令流多数据流（MIMD）。

无